74HC4046/74HCT9046A/CD4046 锁相环-压控振荡器频率

74HC4046/74HCT9046A/CD4046 锁相环-压控振荡器频率

能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称PLL，它的意义是相位同步的自动控制，广泛应用于频率合成、自动控制、时钟同步及广播通信等技术领域。

锁相环主要由相位比较器（PC）、压控振荡器（VCO）、低通滤波器三部分组成，如图1所示。

图1

压控振荡器的输出Uo接至相位比较器的一个输入端，其输出频率的高低由低通滤波器上建立起来的平均电压Ud大小决定。施加于相位比较器另一个输入端的外部输入信号Ui与来自压控振荡器的输出信号Uo相比较，比较结果产生的误差输出电压UΨ正比于Ui和Uo两个信号的相位差，经过低通滤波器滤除高频分量后，得到一个平均值电压Ud。这个平均值电压Ud朝着减小VCO输出频率和输入频率之差的方向变化，直至VCO输出频率和输入信号频率获得一致。这时两个信号的频率相同，两相位差保持恒定（即同步）称作相位锁定。

当锁相环入锁时，它还具有“捕捉”信号的能力，VCO可在某一范围内自动跟踪输入信号的变化， 如果输入信号频率在锁相环的捕捉范围内发生变化，锁相环能捕捉到输入信号频率， 并强迫VCO锁定在这个频率上。锁相环应用非常灵活，如果输入信号频率f1不等于VCO输出信号频率f2， 而要求两者保持一定的关系，例如比例关系或差值关系，则可以在外部加入一个运算器， 以满足不同工作的需要。 过去的锁相环多采用分立元件和模拟电路构成， 现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路， 其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)， 动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。 图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：

图2

1脚相位输出端，环路人锁时为高电平，环路失锁时为低电平。2脚相位比较器Ⅰ的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器Ⅱ的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。

74HC/HCT4046A是高速硅门CMOS器件，与“4000B”系列的“4046”引脚兼容，并且符合JEDEC标准号7A.74HC/HCT4046A为锁相环电路，内有一个压控振荡器（VCO）、三个不同的相位比较器（PC1、PC2、PC3，带一个公用信号输入放大器及一个公用比较器输入）。作得了输入能直接耦合到大电压信号，或间接耦合（通过一系列电容）到小电压信号。自偏置输入电路使小电压信号保持在输入放大器线性区域。在无源低通滤波器的配合下，“4046A”构成了一个二阶环路锁相环（PLL）。由于使用了线性op-amp技术，因面可获得优良的VCO线性。